;; V4.1.0
%net
%Prior=1

%page=71-562000
\ACT_n\    \U1\-\L3\ \U2\-\L3\ 
\ALERT_n\    \U1\-\P9\ \U2\-\P9\ 
\A0\    \U1\-\P3\ \U2\-\P3\ 
\A1\    \U1\-\P7\ \U2\-\P7\ 
\A2\    \U1\-\R3\ \U2\-\R3\ 
\A3\    \U1\-\N7\ \U2\-\N7\ 
\A4\    \U1\-\N3\ \U2\-\N3\ 
\A5\    \U1\-\P8\ \U2\-\P8\ 
\A6\    \U1\-\P2\ \U2\-\P2\ 
\A7\    \U1\-\R8\ \U2\-\R8\ 
\A8\    \U1\-\R2\ \U2\-\R2\ 
\A9\    \U1\-\R7\ \U2\-\R7\ 
\A10\    \U1\-\M3\ \U2\-\M3\ 
\A11\    \U1\-\T2\ \U2\-\T2\ 
\A12\    \U1\-\M7\ \U2\-\M7\ 
\A13\    \U1\-\T8\ \U2\-\T8\ 
\A14\    \U1\-\L2\ \U2\-\L2\ 
\A15\    \U1\-\M8\ \U2\-\M8\ 
\A16\    \U1\-\L8\ \U2\-\L8\ 
\BA0\    \U1\-\N2\ \U2\-\N2\ 
\BA1\    \U1\-\N8\ \U2\-\N8\ 
\BG0\    \U1\-\M2\ \U2\-\M2\ 
\CKE\    \U1\-\K2\ \U2\-\K2\ 
\CK_c\    \U1\-\K8\ \U2\-\K8\ 
\CK_t\    \U1\-\K7\ \U2\-\K7\ 
\CS_n\    \U1\-\L7\ \U2\-\L7\ 
\DML\    \U1\-\E7\ \U2\-\E7\ 
\DMU\    \U1\-\E2\ \U2\-\E2\ 
\DQL0\    \U1\-\G2\ \U2\-\G2\ 
\DQL1\    \U1\-\F7\ \U2\-\F7\ 
\DQL2\    \U1\-\H3\ \U2\-\H3\ 
\DQL3\    \U1\-\H7\ \U2\-\H7\ 
\DQL4\    \U1\-\H2\ \U2\-\H2\ 
\DQL5\    \U1\-\H8\ \U2\-\H8\ 
\DQL6\    \U1\-\J3\ \U2\-\J3\ 
\DQL7\    \U1\-\J7\ \U2\-\J7\ 
\DQSL_c\    \U1\-\F3\ \U2\-\F3\ 
\DQSL_t\    \U1\-\G3\ \U2\-\G3\ 
\DQSU_c\    \U1\-\A7\ \U2\-\A7\ 
\DQSU_t\    \U1\-\B7\ \U2\-\B7\ 
\DQU0\    \U1\-\A3\ \U2\-\A3\ 
\DQU1\    \U1\-\B8\ \U2\-\B8\ 
\DQU2\    \U1\-\C3\ \U2\-\C3\ 
\DQU3\    \U1\-\C7\ \U2\-\C7\ 
\DQU4\    \U1\-\C2\ \U2\-\C2\ 
\DQU5\    \U1\-\C8\ \U2\-\C8\ 
\DQU6\    \U1\-\D3\ \U2\-\D3\ 
\DQU7\    \U1\-\D7\ \U2\-\D7\ 
\GND\    \U1\-\A2\ \U1\-\A8\ \U1\-\B2\ \U1\-\C9\ \U1\-\D2\ \U1\-\D8\ 
*  \U1\-\E1\ \U1\-\E3\ \U1\-\E8\ \U1\-\E9\ \U1\-\F1\ \U1\-\G8\ \U1\-\H1\ 
*  \U1\-\H9\ \U1\-\K1\ \U1\-\K9\ \U1\-\M9\ \U1\-\N1\ \U1\-\T1\ \U2\-\A2\ 
*  \U2\-\A8\ \U2\-\B2\ \U2\-\C9\ \U2\-\D2\ \U2\-\D8\ \U2\-\E1\ \U2\-\E3\ 
*  \U2\-\E8\ \U2\-\E9\ \U2\-\F1\ \U2\-\G8\ \U2\-\H1\ \U2\-\H9\ \U2\-\K1\ 
*  \U2\-\K9\ \U2\-\M9\ \U2\-\N1\ \U2\-\T1\ 
\NC\    \U1\-\T7\ \U2\-\T7\ 
\ODT\    \U1\-\K3\ \U2\-\K3\ 
\PAR\    \U1\-\T3\ \U2\-\T3\ 
\RESET_n\    \U1\-\P1\ \U2\-\P1\ 
\TEN\    \U1\-\N9\ \U2\-\N9\ 
\VDD\    \U1\-\A1\ \U1\-\A9\ \U1\-\B3\ \U1\-\B9\ \U1\-\C1\ \U1\-\D1\ 
*  \U1\-\D9\ \U1\-\F2\ \U1\-\F8\ \U1\-\G1\ \U1\-\G7\ \U1\-\G9\ \U1\-\J1\ 
*  \U1\-\J2\ \U1\-\J8\ \U1\-\J9\ \U1\-\L1\ \U1\-\L9\ \U1\-\R1\ \U1\-\T9\ 
*  \U2\-\A1\ \U2\-\A9\ \U2\-\B3\ \U2\-\B9\ \U2\-\C1\ \U2\-\D1\ \U2\-\D9\ 
*  \U2\-\F2\ \U2\-\F8\ \U2\-\G1\ \U2\-\G7\ \U2\-\G9\ \U2\-\J1\ \U2\-\J2\ 
*  \U2\-\J8\ \U2\-\J9\ \U2\-\L1\ \U2\-\L9\ \U2\-\R1\ \U2\-\T9\ 
\VPP1\    \U1\-\B1\ \U2\-\B1\ 
\VPP2\    \U1\-\R9\ \U2\-\R9\ 
\VREFCA\    \U1\-\M1\ \U2\-\M1\ 
\ZQ\    \U1\-\F9\ \U2\-\F9\ 

%Part
\DDR4x16_BGA96_Bottom_9x13\    \U2\ 
\DDR4x16_BGA96_Top_9x13\    \U1\ 
