

スプリアスのない任意の周波数分解能 を得るためのシグマ・デルタ型変調器を 使用したPLLのシミュレーション

Application Note

著者: Andy Howard (Agilent EEsof EDA)

はじめに

基準発振器の周波数より細かい周波数 分解能を持つフェーズ・ロック・ルー プ(PLL)の作成を求められることがよ くあります。これは、NとN+1の間で 分周比を定義したレートで変えられ る、フラクショナルN PLLを使用する ことで実現できます。しかし、この技 術を利用すると、不要なスプリアスが 生じます。これを防ぐには、シグマ・ デルタ型変調器を使用します。この回 路では、分周比が「ディザー」される ため、スプリアスが除去されます。こ の論文では基本的なPLLの動作、フラ クショナルN PLLのシミュレーショ ン、およびシグマ・デルタ型PLLのシ ミュレーションについて説明します。

PLLの基本的な動作

図1は、基本的なPLLのブロック図で す。このPLLは、基準発振器、位相/ 周波数検波器、チャージ・ポンプ、ル ープ・フィルタ、電圧制御発振器 (VCO)および分周器から構成されま す。分周比が定数である場合、PLLは VCOの信号周波数を、正確に基準信 号の周波数のN倍にします。位相/周 波数検波器およびチャージ・ポンプ は、基準信号の位相が分周された VCO信号の位相よりも進んでいるか 遅れているかに応じて、正または負の チャージ「パルス」を供給します。こ れらのチャージ・パルスはループ・フ イルタにより積分され、チューニング 電圧が生成されます。このチューニン

グ電圧は、基準信号と分周された信号 の位相が同期するまでVCOの周波数を 上下に変化させます。

PLLは、多くの機器で、低いスプリア スと良好な位相ノイズを持つ正確な信 号を生成することが必要な場合の周波 数シンセサイザとして、使用されます。 VCOの信号周波数は、基準信号の周 波数または分周比のいずれかが変化す ると変更されます。基準信号は、周波 数を変更できない安定した発振器によ って生成されることが多く、したがっ て、VCOの周波数を変える場合は、 分周比を整数単位で変更します。ここ で、Fout=N×Frefとなります。



図1 基本的なPLL

ご注意

2002 年 6 月 13 日より、製品のオプション構成が変更されています。 カタログの記載と異なりますので、ご発注の前にご確認をお願いします。



このタイプのPLLの1つの限界は、基準周波数より細かくVCO周波数を変化させることができないことです。もう少し回路を複雑にすると、基準信号と位相/周波数検波器の間に1/M分周器を置くことができます。この場合は、 $F_{out} = (N/M) \times F_{ref} となり、VCO出力の周波数は2つの整数分周器の比で決定されます。$

ループがロックされていても、PLLの 正および負のチャージ・ポンプのミス マッチや理想的でない位相/周波数の 検出などの他の要因により生じる小さ なチャージ・パルスが依然として出力 されます。このようなチャージ・パル スにより、基準周波数と等しいオフセ ット周波数においてVCO出力スペク トラム内に側帯波、つまりスプリアス が出現します。

これらのスプリアスをどう扱うかにつ いては、設計時にいくつかのトレード オフが必要です。高い周波数分解能を 得るには、基準周波数は小さいほうが 好都合です。しかし、基準周波数を小 さくすると、Foutからの小さなオフセ ット周波数でスプリアスが生じます。 そして、これらのスプリアスをフィル タリングするには、より狭いループ・ フィルタの帯域幅が必要です。さらに、 より狭いループ帯域幅を持つPLLの過 渡セトリング時間(ある周波数から別 の周波数に移る時間)も長くなるので、 要求した速度で動作しなくなることも あります。参考文献[1]では、PLLの セトリング時間の要件について説明し ています。また、PLLのループ帯域幅 を狭くすると、ループ帯域幅の外側に あるVCOの位相ノイズも低くなり抑制 されます。

高い周波数分解能を得るための フラクショナルNシンセシス

フラクショナルNは基準周波数より細か い周波数分解能を得るための一般的な 手法の1つです。この手法では、分周比 は2つの整数値の間で周期的に変化しま す。図2は、このタイプのPLLのブロッ ク図です。

平均VCO周波数は、参考文献[2]の式 (2)から導出されますが、ここに同じ ものを示します。

平均 $F_{vco} = [T_nNF_{ref} + T_{n+1} (N+1) F_{ref}]/(T_n + T_{n+1})$

これは、以下のように簡約化することができます。

平均 $F_{vco} = [N + (T_{n+1})/(T_n + T_{n+1})]$ × $F_{ref} = (N + フラクション) \times F_{ref}$

したがって、分周比のフラクション (端数)部分は、デューティ・サイクル (分周器がN+1で分周する時間のフラ クション)によって決定されます。

このタイプのPLLは、基準クロック・ サイクル毎に必要なフラクションをア キュムレータ自身に合計するアキュム レータを使用するとモデル化できます (参考文献[2])。アキュムレータの合 計がそのアキュムレータの合計カウン ト容量未満であれば、オーバーフロー 出力は0となり、分周器はNで除算を 実行します。アキュムレータの合計カ ウント容量がリミットに達すると、オ ーバーフロー出力が発生し、分周比は N+1に設定されます。必要なフラク ションが0.1の場合は、アキュムレー タは10番目の基準クロック・サイクル 毎に1回オーバーフローします。必要 なフラクションが0.5の場合は、アキ ュムレータは他の基準クロック・サイ クル毎にオーバーフローします。

フラクショナルN PLLの場合、位相/ 周波数検波器に入力される信号は、同 じ周波数ではありません。基準信号は Frefです。また、分周されたVCO信号 は、 $(1+フラクション/N) \times F_{ref}$ です。 VCOの場合、この周波数の差は、フ ラクション・ラジアン/基準クロッ ク・サイクルの割合でN×Frefの周波数 の信号より速く進むことを意味しま す。アキュムレータは、基準クロッ ク・サイクル毎にこのフラクションを 1回合計します。したがって、アキュ ムレータはVCOの位相差が進むのと 同じ割合で積算されます。アキュムレ ータのオーバーフローは、VCOの位 相差 (N×F_{ref}の信号を基準) が2πラジ アンに達するのと同時に生じます。ア キュムレータがオーバーフローする と、分周比は1回のサイクル毎にN+1 に増えます。これにより、分周された VCO信号から2π/Nラジアンが減算さ れるため、位相/周波数検波器への入 力における2つの信号の位相は再び等 しくなります。したがって、位相/周 波数検波器への入力における2つの信 号の位相差は増加し、アキュムレータ の合計が増加しオーバーフローするの と同じ割合で0にリセットされます。 数値例は参考文献[2]に与えられてい ます。



図2 フラクショナルN PLLシンセサイザ

フラクショナルN PLLの シミュレーション

図3は、Agilent EEsofアドバンスド・ デザイン・システム2001 (ADS 2001) を使用してフラクショナルN PLLをシ ミュレーションするためのセットアッ プです。キルヒホッフの電流式を解く 従来の回路シミュレータに数値処理を 含めることができる、コシミュレーシ ョンを使用します。基準周波数、シミ ュレーションの時間ステップ、アキュ ムレータのビット幅、公称の分周比、 フラクションなどの多くのパラメータ を、この最上位レベルのスケマティッ クで設定します。必要なフラクション は、このアキュムレータに入力される 定数と等しく設定します。5つの「時 間同期sink」コンポーネントがデータ を収集し、シミュレーション後に表示 します。

図4に示されるPLLサブ回路は、ビヘ イビア・モデルの位相/周波検波器、 チャージ・ポンプ、ループ・フィルタ、 VCO/N分周ブロック、基準信号源か ら構成されています。このPLLの設計 は、位相マージンの選択を含め、参考 文献[1]に説明されています。この PLLの単位利得の周波数が約6600Hzに なるよう設計されています。この位 相/周波数検波器モデルでは、デュア ル・フリップ・フロップを使用し、基 準信号源と分周されたVCO信号の間 の位相差に依存する持続時間を持つデ ィジタル・パルスを出力します。







図4 PLLサブ回路

実際のPLLの位相/周波数検波器は非 同期です。これは、検波器の入力が、 周期的なクロック信号に応答するので はなく、一定のロジックしきい値を通 過するときに、検波器の出力が変更さ れることを意味します。このような回 路は、全体のシミュレーション時間が ミリ秒であっても、非常に短いクロッ クエッジ(100ps未満)を捕捉する必要 があるため、シミュレーションは時間 がかかります。このシミュレーション の位相/周波数検波器モデルでは、時 間ステップより細かい分解能で入力信 号の遷移時間ポイントを決定するため に補間を使用します。また、このシミ ュレータの時間ステップが固定である という制限を克服するために、実際に は出力信号パルスの振幅を変調しま す。位相/周波数検波器の動作につい ては、参考文献[3]で詳細に説明され ています。この位相/周波数検波器に 入力される信号間の位相差をより正確 に計算するために、これらの信号は、 基準信号源および分周されたVCO信 号の位相をモデル化したのこぎり波 です。

このシミュレーションのチャージ・ポ ンプは、2つの電圧制御電流源として モデル化されています。これは、電流 をループ・フィルタに供給するか、フ ィルタから引き込みます。これらは、 非線形のチャージ・ポンプの動作をモ デル化するために、電圧制御電流源を 理想的でない電流源またはトランジス タに置き換える場合があります。

4

VCO/N分周ブロックは、より効率的 なシミュレーションを行うために、 VCOと分周器を1つのビヘイビア・モ デルに組み合わせます。このモデルは、 ADSの強力なビヘイビア・モデリング 機能を活用し、スケマティック上の式 を編集するだけで、ビヘイビア・モデ ルをコンパイルせずに作成および修正 できます。このVCO信号を実際に確 認する必要のない、一時的またはロッ ク時間のシミュレーションを実行する 場合、組み合わせたビヘイビア・モデ ルによって、分周された信号をサンプ リングするのに十分なほど、このシミ ュレーションの時間ステップを小さく できます。つまり、これは、VCOを サンプリングするのに必要な時間ステ ップよりも、数桁大きい(すなわち、 数桁速い)時間ステップでシミュレー ションを実行できることを意味します。

このVCO/N分周ブロックの制御電圧 入力は、デルタN分周入力、公称の分 周比、VCO周波数対チューニング電 圧の特性を定義する式を使用していま す。瞬時分周比は公称の分周比(N= N0)とデルタN分周入力での電圧の合 計によって決定されます。このシミュ レーションでは、このデルタN分周入 力はアキュムレータのオーバーフロー 出力からきたもので、0または1です。 このVCO/N分周ブロックの出力は、 VCO信号のエンベロープ、その瞬時 周波数、およびのこぎり波として分周 された信号の位相($-\pi \sim +\pi$)の3つで す。分周された信号の位相は正弦波で はなく出力として選択されるので、前 に説明したように、2つの入力のこぎ り波を比較することにより、位相/周 波数検波器は最も正確に動作します。

アキュムレータのモデリング

アキュムレータはシグマ・デルタ型変 調器の鍵となる部分です。図5は、ア キュムレータのシミュレーションのセ ットアップです。アキュムレータは、 加算器、2つのバス・リッパ、および データ・レジスタから構成されていま す。アキュムレータは、連続的に定数 (この場合はフラクション)を自らに加 え、積算合計を生成します。第1バ ス・リッパの出力の演算精度の設定は 1.0で、これは加算器出力が1を超える 場合に出力を単に1とすることを意味 します。これ以外の場合は、0が出力 されます。これはアキュムレータのオ ーバーフロー出力です。もう1つのバ ス・リッパは、加算器の入力に対して この加算器の出力のフラクション部分 をフィード・バックします。例えば、 加算される必要なフラクションが100/ (210)=0.097656の場合、10回合計する と加算器出力は1.0742187となり、オ ーバーフローは1になり、加算器の入 力にフィード・バックされる量は 0.0742187になります。このシミュレ ーションでは、この合計で使用される ビット数(精度)を容易に変更できます。

図6は、アキュムレータ出力ののこぎ り波の波形と、10回合計が計算される ごとに0と1に切り替わるオーバーフロ ー・ビットを示しています。シュミッ ト・トリガのブロック(図3)はクロッ クののこぎり波形をサンプリングし、 分周されたVCOサイクル毎にロジッ ク波形を出力します。これにより、ア キュムレータのオーバーフロー出力 は、クロック・サイクル毎にサンプリ ングされます。



図5 アキュムレータのシミュレーション



図6 オーバーフロー・ビットを含むアキュムレータのシミュレーション出力

フラクショナルNの コ・シミュレーションの結果

このシミュレーションのセットアップ では、基準周波数 (F_{ref}) が1.728MHz、 公称の分周比 (N0) が1023、アキュム レータで使用されるビット数が10、フ ラクションが101/(2^{10})です。つまり、 平均VCO周波数は、(N0+フラクショ ン)× F_{ref} =1.767914GHzとなります。 図7は、N0× F_{ref} を0Hzとした場合の、 周波数の関数としてのVCOの出力ス ペクトラムを示しています。

フラクショナルN PLLにより生成され たスプリアスを、はっきりと識別でき ます。この信号は(N0+フラクショ ン)×Frefにあり、フラクション×Fref の倍数に等しいオフセット周波数に高 いスプリアスがあります。図8の周波 数エラー・プロットは、周波数がその 公称の値の周囲でどのように偏移する かを示します。









スプリアスを除去するためのシグマ・ デルタ型変調器の使用

理想的には、分周比は任意に設定でき る連続可変の数であることが望まし く、これによりスプリアスのない連続 的な周波数分解能を得ることができま す。もちろん、分周器は整数値に設定 しなければならないため、これは不可 能です。フラクショナルNPLLでは、 必要なフラクションは1と0のシーケン スに変換され、アキュムレータのオー バーフロー・ビットが1であるときは 1となり、このビットがクリアのとき には0になります。これは、1ビットの A/D変換器を使用したアナログ・ディ ジタル変換と考えられます。

参考文献[2]および[4]で説明されて いるように、アキュムレータは単純な シグマ・デルタ型変調器であると考え ることができます。このような単純な シグマ・デルタ型変調器のブロック図 を示したものが図9です。1/(1-z⁻¹) ブロックは基本的なアキュムレータの 動作を実装しています。1ビット量子 化器は、アキュムレータがオーバーフ ローする前には0を、オーバーフロー が生じたときには1を出力します。オ ーバーフロー量は入力から減算されま すが、これは、結果的にオーバーフロ ーが生じたときにアキュムレータで積 算される合計のフラクション部分を保 持するだけになります。

Z領域(サンプリングされたデータ、 周波数領域)での出力信号(アキュム レータのオーバーフロー)を算出する 式は次の通りです。

 $Y(z) = F(z) + (1-z^{-1}) \times Eq(z)$



図9 単純なシグマ・デルタ型変調器

入力信号がランダムに変化すると、量 子化エラーもランダムに変化します。 また、量子化ノイズはハイパス・フィ ルタでフィルタリングされます。入力 信号をランダムに変化させるには、 z=eiwに設定します。低周波数では、

したがって、ωが小さいと、 |1-*e^{-jo}* |≈| jsin ω| となります。 位相ノイズまたはスプリアスもより大 きなオフセット周波数へ移動し、 VCOのキャリア周波数から遠ざかり ます。しかし、フラクショナルNシン セサイザの場合には、入力信号は定数 であり、量子化ノイズは周期的に(ア キュムレータ出力として)増加します。 したがって、VCOの出力スペクトラ ムには不要な大きな側帯波が存在し ます。

多段シグマ・デルタ型変調器アーキテ クチャの使用

ハイパス・フィルタ型の周波数応答を 持ち、周期的な影響を受けない(すな わち、単一のアキュムレータのシグ マ・デルタ型変調器のスプリアスの影 響を受けない)量子化ノイズを持つ分 周比を得るために、図10および参考文 献[2]と[4]で説明されているような、 多段アーキテクチャをシミュレートし ました。

3段変調器を使用したPLLの出力周波 数を得る式は次の通りです。

 $\begin{array}{l} F_{out}\left(z\right)=\!\!N\!\times\!\!F\left(z\right)\times\!\!F_{ref}\!\!+\left(1\!-\!z^{-1}\right){}^{3}\!\times\!\!\\ F_{ref}\!\times\!\!E_{q3}\left(z\right) \end{array}$

ここで、E_{a3}(z)は3段目の変調器の量 子化ノイズです。この式は、図10のブ ロック図から容易に導出できます。こ の式は周波数ノイズを与えますが、周 波数シンセシス・アプリケーションで は、位相ノイズのほうがより重要です。 オフセット周波数fおよび変調器の段 数mの関数として、量子化ノイズを算 出するための位相ノイズの式が、参考 文献 [2]の中の式(12)です。しかし、 この式はPLL内のあらゆるノイズの発 生を予測するものではなく、またPLL の帯域幅、フリーラン動作のVCOの 位相ノイズ、位相検波器や分周器から のノイズ、およびその他の要因に依存 します。

図11は、アキュムレータと微分器を経 由して実装された3段シグマ・デルタ 型変調器を示しています。このアキュ ムレータは、クロック入力、積算され る入力、オーバーフロー出力(1または 0)、アキュムレータの合計のフラクシ ョン部分の出力を持っています。



図10多段シグマ・デルタ型変調器



図11 ADSの3段シグマ・デルタ型変調器

微分器のサブ回路を図12で示します。 このin入力はデータ・レジスタと加算 器を経由して微分され、A-Bまたは (inの電流値) - (1クロック・サンプ ル前の値)の減算を構成します。 その 後、結果はovf入力に加えられます。 これにより、このサブ回路は微分と加 算を行います。

このシグマ・デルタ型変調器のサブ回路は段数と計算の精度を簡単に変更でき、結果のスペクトラムを簡単に見られるように設定されています。図13はADSシミュレーションの全体のセットアップを示していますが、これはフラクショナルNのシミュレーションのセットアップときわめて似ています。実際に、1つの段だけを使用するようにシグマ・デルタ型変調器を構成しても、同じ結果が得られます。



図12図11のシグマ・デルタ型変調器で使用される微分器のサブ回路



図13多段シグマ・デルタ型変調器を備えたPLLをシミュレートするためのADSコ・ シミュレーションのセットアップ

図14は、シグマ・デルタ型変調器のシ ミュレートされた出力信号で、時間波 形と周波数スペクトラムで示されてい ます。この信号を公称の分周比に加え ると、瞬時分周比になります。このス ペクトラムが予想通りのハイパス・フ ィルタ型であることに注意してくだ さい。

図15は、シミュレーション結果の出力 スペクトラムと至近スペクトラムを表 すログオフセット・スペクトラム・プ ロットです。ループの帯域幅は約 20kHzに増加されており、ノイズ・ス ペクトラムはこのオフセット周波数以 上では平らになります。図15のVCO スペクトラムのプロットでは、x軸が絶 対周波数ではなくNO×ReferenceFreqの 公称解析周波数からのオフセットであ ることに注意してください。図13では、 フラクションは501/(210)に設定され、 この値に、1.728MHzのときの基準周 波数を掛けた値が845.4375kHzです。 これは、予想したとおり、公称の解析 周波数よりもVCOがどれくらい高い かを示します。



図14 シグマ・デルタ型変調器の出力信号 (公称値からの分周比の偏差) のシミュレーショ ン。時間および周波数領域の両方で表示



図15 シミュレーション結果のシンセサイザ出力スペクトラム、および至近インスペクト ラムを表すログオフセット・スペクトラム・プロット

まとめ

この論文では、Agilent EEsofアドバンスド・デザイン・システム2001により、ス プリアスのない出力と高い周波数分解能を達成するために、シグマ・デルタ型変 調器を使用したPLLをシミュレートする方法を紹介しました。このシミュレーシ ョンでは、ADS 2001の回路エンベロープ、Agilent Ptolemyシミュレータ、および ADSのコ・シミュレーション技術を使用して、ロジック・レベルの機能(アキュ ムレータや微分器など)や、R、C、およびビヘイビア・モデルなどの回路レベル のコンポーネントをシミュレートしました。この論文では説明されていませんが、 トランジスタ・レベルのサブ回路をビヘイビア・モデルの代わりに使用すること も可能です。ADS 2001、回路エンベロープ、Agilent Ptolemy、コ・シミュレーシ ョンについての詳細、この論文で使用したADS 2001のサンプルファイル (PLL_SigmaDelta_prj.zap)のダウンロードは、www.agilent.com/eesof-eda/にアク セスしてください。

参考文献

- 1. Franceschino, Albert, "Phase-Locked Loop Primer and Application to Digital European Cordless Phone, "Applied Microwaves and Wireless, Fall, 1994.
- 2. Miller, Brian, "Technique Enhances the Performance of PLL Synthesizers," Microwaves and RF, January, 1993.
- 3. Agilent Technologies, "Phase-Locked Loop Simulation Using Circuit Envelope," a video available from Agilent EEsof product marketing.
- 4. Miller, Brian, and Robert J. Conley, "A Multiple Modulator Fractional Divider," IEEE Transactions on Instrumentation and Measurement, Vol. 40, No. 3, June, 1991.

サポート、サービス、およびアシスタンス

アジレント・テクノロジーが、サービスおよびサポートにおいてお約束できることは明確です。リスク を最小限に抑え、さまざまな問題の解決を図りながら、お客様の利益を最大限に高めることにあります。 アジレント・テクノロジーは、お客様が納得できる計測機能の提供、お客様のニーズに応じたサポート 体制の確立に努めています。アジレント・テクノロジーの多種多様なサポート・リソースとサービスを 利用すれば、用途に合ったアジレント・テクノロジーの製品を選択し、製品を十分に活用することがで きます。アジレント・テクノロジーの可べての測定器およびシステムには、グローバル保証が付いてい ます。製品の製造終了後、最低5年間はサポートを提供します。アジレント・テクノロジーのサポート 政策全体を貫く2つの理念が、「アジレント・テクノロジーのプロミス」と「お客様のアドバンテージ」 です。

アジレント・テクノロジーのプロミス

お客様が新たに製品の購入をお考えの時、アジレント・テクノロジーの経験豊富なテスト・エンジニア が現実的な性能や実用的な製品の推奨を含む製品情報をお届けします。お客様がアジレント・テクノロ ジーの製品をお使いになる時、アジレント・テクノロジーは製品が約束どおりの性能を発揮することを 保証します。それらは以下のようなことです。

- ●機器が正しく動作するか動作確認を行います。
- 機器操作のサポートを行います。
- データシートに載っている基本的な測定に係わるアシストを提供します。
- セルフヘルプ・ツールの提供。
- 世界中のアジレント・テクノロジー・サービス・センタでサービスが受けられるグローバル保証。

お客様のアドバンテージ

お客様は、アジレント・テクノロジーが提供する多様な専門的テストおよび測定サービスを利用するこ とができます。こうしたサービスは、お客様それぞれの技術的ニーズおよびビジネス・ニーズに応じて 購入することが可能です。お客様は、設計、システム統合、プロジェクト管理、その他の専門的なサー ビスのほか、校正、追加料金によるアップグレード、保証期間終了後の修理、オンサイトの教育および トレーニングなどのサービスを購入することにより、問題を効率良く解決して、市場のきびしい競争に 勝ち抜くことができます。世界各地の経験豊富なアジレント・テクノロジーのエンジニアが、お客様の 生産性の向上、設備投資の回収率の最大化、製品の測定確度の維持をお手伝いします。 アジレント・テクノロジー株式会社 本社 〒192-8510 東京都八王子市高倉町9-1



TEL 00120-421-345 (0426-56-7832) FAX 00120-421-678 (0426-56-7840) E-mail:contact japan@agilent.com

電子計測ホームページ http://www.agilent.co.jp/find/tm

●記載事項は変更になる場合があります。
ご発注の際はご確認ください。

Copyright 2002 アジレント・テクノロジー株式会社

