i486 книга 2. стр. 146. Описание битов в CW FPU.
Цитата:
"Бит 7 нарушения стека SF...."
Должно быть:
"Бит 6 нарушения стека SF..."

далее на этой же странице:
"Бит 8 суммарной ошибки ES..."

та же ошибка "на один", должно быть:
"Бит 7 суммарной ошибки ES..."

До этого сверху упоминается о 6и битах особых случаев.
Видимо это и повлекло психологическую ошибку счёта битов с 1ого.

Оффтопик: При всём при том книги Григорьева просто лучшее что есть,
вообще. Лучше даже чем OEM документация.
Куда дяденька подевался, почему перестал писать, непонятно.

стр. 32.

Программа может иметь до 16383 сегментов

Комментарий.
Замечание.
Мне кажется уместным было бы сообщить при этом, что это возможно лишь при использовании LDT при котором один из дескрипторов GDT уйдёт на описание нахождения этой самой LDT и на "остальное" останется уже 16382 сегмента.

книга 1. стр. 41. рис. 1.12.
На рисунке (формирование 32х битного адреса) показано что компоненты эффективного адреса(база, индекс и смещение) складываются по модулю 2¹⁶ и только сложение с базой сегмента происходит по модулю 2³².
Это неверно - и сложение компонент эффективного адреса и сложение в последствии с базой сегмента происходит по модулю 2³²

" Идеальная подсистема памяти должна работать без состояния ожидания. Все циклы
шины в процессоре i486 завершаются всего за два такта при одиночном обращении и
за пять тактов при заполнении строки кэш-памяти. Следовательно, для работы на
частоте 33 мг потребуется много микросхем памяти с временем обращения
15 нс"

Обсудив эту тему с Фат Муном и Бобом Джонсоном мы пришли к единому мнению что автор ошибся умножив на 2а знаменатель вместо числителя. Потребуется микросхемы с временем обращения 60 нс при минимальном расходе 2х тактов на обращение к шине.
(1/*33*10^6)*2 =~60*10^(-9)

стр. 57. рис. 2.4. Состояния шины.

В рисунке ошибочно показано в двух кружночках состояние T1 и при этом нет кружочка представляющего состояние Tb. В том кружочке, который находится непосредственно под кружочком, Tb1 надпись T1 должна быть заменена на Tb.